

《数字电路与逻辑设计》期终试题（B 卷）

班级：学号_____姓名_____成绩_____

题号	1	2	3	4	5	6	7	8	9	10	11	总分
满分	15	5	10	10	10	10	5	10	10	5	10	100
得分												

1. 选择题（15 分）

将如下选择题中正确答案的标号填入下表：

题号	1	2	3	4
选定答案				

1) 对函数

$$S = \overline{BC} + \overline{AC} + \overline{AB} + \overline{BC}$$

中，多余项是 a) $\overline{BC}$, b) $\overline{AB}$ 或 $\overline{AC}$, c) $\overline{AB}$ 和 $\overline{AC}$, d) 任何项都不多余。

2) 在 $U/V/WXYZ$ 中 W 可用下式取代

a) $\overline{W}+X$, b) $\overline{W}+X$, c) $\overline{W}+X+Y+Z$, d) $U+\overline{V}+X+Y+Z$

3) 在下列等式中

$$\overline{x+y+z} = \overline{xyz}$$

$$(x+y)(\overline{x+z})(y+\overline{z}) = (x+y)(\overline{x+z})$$

$$(x+y)(x+z)(y+z) = xy + xz + yz$$

a) 没有一个正确, b) 有一个正确, c) 有两个正确, d) 都正确

4) 函数 $S = WX + \overline{WY} + \overline{XY} + \overline{WZ} + \overline{XZ}$ 可写为

a) $S = WX + Y + Z$

b) $S = (W+X+Y)(W+X+Z)$



c) $S = W + X + Y + Z$

d) $S = WZ + \overline{WY} + \overline{XZ}$

2. 如下是四变量函数的卡诺图，问从状态 1101 到 1010 变化时，有无冒险？若有，是什么性质的冒险？（5 分）

AB \ CD	00	01	10	11
00	0	1	1	0
01	1	0	1	1
10	0	1	0	0
11	1	0	0	1

3. 写出如下电路的状态方程，并回答问题（10 分）



- a) 对电路 A), $k=1$ 它是__触发器; $k=0$ 它是__触发器
 b) 对电路 B), 若 $c=1$, 它是__触发器; 若 $c=0$, 它是__触发器。

4. 设计一个 4 级扭带环计数器, 并可自启动。请画出逻辑图, 并验证 (10 分)

5. 以下是某计数器的功能表。看懂它, 并回答问题。(10 分)

74561 功能表


输入信号						输出	功能
/OC	/SLD	/ALD	/SCLR	/ACLR	CLK	Q[3..0]	
H	x	x	x	x	x	Hi-Z	
L	L	H	H	H	↑	D[3..0]	
L	H	L	H	H	x	D[3..0]	
L	H	H	L	H	↑	0000	
L	H	H	H	L	↑	0000	
L	H	H	H	H	↑	Q[3..0]+1	

- 列出功能栏 (填入行所示的功能)
 - /OC 是_____。
 - /SLD 是_____。
 - ALD 是_____。
 - /SCLR 是_____。
 - /ACLR 是_____。
 - 该芯片至少有_____个管脚。
6. 有 SOP+EEPROM 工艺的 PLD, 请用它实现下列函数, 画出其 ‘与阵’ 和 ‘或阵’ 的连接 (10 分)


$$F1 = 0$$

$$F2 = AC + BD + \overline{ABC}$$

$$F3 = 1$$



7. 有如下用 a) **CKEN** (Clock Enable) 控制的 D- (或 JK-) 触发器, $CKEN = '1'$, 触发器 ‘使能’, $CKEN = '0'$, 则触发器不动作。试说明 CKEN 应在什么时间改变, 才能正确起到控制作用? B) 用 **CKINH** (Clock Inhibit) 控制的 D- (或 JK-) 触发器, $CKINH = '1'$, 禁止动作, $CKINH = '0'$, 允许动作。CKINH 应在什么时间变化才对? (注意: 时钟的有效沿只能由 CLK 产生) (5 分)



CKEN 应在_____时变化.

CKINH 应在_____时变化.

8. 设计一个带 ENA 控制的 D-FF 和 T-FF (从‘同步输入’进行控制)。ENA= ‘1’ 时, 触发器正常工作; ENA= ‘0’, 时, Q 维持不变 (10 分)

1) 设计电路, 画出逻辑图

2) 该 ENA 应满足什么要求?

9. 用两片 74169 级联, 实现‘全同步减计数器’, 模数 $M = 124$ 。(10 分)

问: 若要求能输出 124 分频的方波, 应如何实现?

10. 在同步序列逻辑中, 尤其是‘状态机’中, 要求所有外部输入信号必须满足触发器的建立时间 T_{su} 和保持时间 T_h , 否则, 其下一状态不能确定。若某些外部输入和状态机的时钟无任何关系, 应如何处理? (5 分)

11. 分析如下电路, 并回答问题。(10 分)

1) 该计数器的‘初值’是_____.

2) 该电路作‘增计数’时, 计数范围是_____.

3) 该电路作‘减计数’时, 计数范围是_____.

4) 可以看出, 对增计数器最后状态的译码可以只看是‘1’的位,

对减计数器最后状态的译码可以只看是‘0’的位。

这是因为_____.

